Latencias Primarias
CAS (tCL o Column Address Strobe): Indica la cantidad de ciclos que se destinará al intervalo que empieza en el envio de un "comando" de lectura y que finaliza al momento en la que se puede actuar sobre ese pedido, es decir, la memoria está constantemente enviando y reciviendo información hacia o desde el procesador y cada acción de envío de información requiere tiempo el cual esta controlado por esto. La latencia esta definida desde el principio del CAS hasta su final. Cuanto menor sea el tiempo de estos en los ciclos, mayor es el rendimiento de la memoria.
Quizás entiendas mejor observando el grafico:
tRCD (RAS to CAS Delay o Row Address S. to Column Address S.): Indica el número de ciclos para un retraso de tiempo entre las señales de Strobe de el CAS y el RAS , se utiliza cuando se escribe en la memoria, se lee o se actualiza.
Nota para los curiosos, la señal Strobe es la encargada de indicar al receptor(dispositivo que lee la memoria) cuando están presentes todos los bits para que se puedan tomar muestras de los datos que se transmiten y además sirve para la temporización(tema que estamos tratando) que es decisiva para la correcta transmisión y recepción de los datos. Tanto el CAS como el RAS poseen esta señal, la diferencia que hay es que el RAS es utilizado para llamar a las filas.
Por ejemplo: 5-5-5-15, el segundo número esta indicando el valor del tRCD (5 cíclos)
tRP Timing: (Row Precharge Time): establece el número de ciclos necesarios para el RAS para acumular su carga antes de que otra fila puede ser activada, es decir, el tiempo entre el envio del comando "activo" y la lectura / escritura del siguiente banco de memoria.
Por ejemplo 5-5-5-15, el 5 en negrita corresponde al tRP
Nota para curiosos, Las memorias se organizan en bancos, filas y columnas. Para acceder a un dato en memoria es necesario activar una fila y luego leer/escribir las columnas. al precargar una fila la cerramos y esto nos permite activar otra dentro del mismo banco.
tRAS (Min RAS Active Time): Es la cantidad de tiempo que hay entre que una fila es acivada hasta que se desactiva. Una fila no se va a poder desactivar hasta que no hayan pasado los ciclos correspondientes. Hay que tener cuidado con esto ya que si el valor es muy bajo se pueden corromper los datos. Sin embargo es un valor sencillo de calcular, ya que es la suma de todos los ciclos anteriores +/-1, es decir
tRAS = CAS + tRCD + tRP +/- 1
Si tenemos CAS = 5 ; tRCD = 5 ; tRP = 5; tRAS será 15 +/-1 (entre 14 y 16).
Command Rate (también llamado comandos por clock): Esta función permite seleccionar el tiempo transcurrido entre la afirmación de la señal Selección de Chip hasta el momento en que el controlador de memoria empieza a enviar comandos a la memoria. Cuanto menor sea el valor, antes el controlador de memoria puede enviar comandos a los bancos de memoria activados.
Nota, esto no significa que si tenemos 1T y las latencias son 5-5-5-15, y luego lo subimos a 2T las latencias suben a 10-10-10-30.. NO, de ninguna manera. Simplemente es lo que leyeron ahi.
Para los curiosos, el Chip Controlador es el encargado de seleccionar el chip de memoria, y luego realizar el direccionamiento pertinente a la posición deseada, para realizar la acción solicitada. De alguna manera el CPC detemina la velocidad de ese chip controlador.
